Capacidad de procesar varias instrucciones en paralelo
La ejecución de cada instrucción ensamblador no se realiza en un solo ciclo de reloj. Cada instrucción puede contener varias microinstrucciones, de forma que en general el rendimiento del procesador no equivale a una instrucción en cada ciclo. Una forma de aumentar la eficiencia es procesar varias instrucciones en paralelo, de forma que, en la medida de lo posible, varias instrucciones se encuentran en diversas fases de ejecución simultanea de su microcódigo. Utilizando un número conveniente de estas vías de ejecución paralela se consiguen rendimientos que actualmente han excedido la relación 1:1, de forma que la arquitectura súper escalar del Pentium Pro proporciona rendimientos del orden de tres instrucciones por ciclo de reloj.
No hay comentarios:
Publicar un comentario